PCB布局中的信号完整性基础
关键的外卖
探索信号完整性基本原理
PCB布局技术的良好信号完整性
布局工具和功能，可以帮助提高信号的完整性
正直的定义特征之一是可以信任的一致和不妥协的行为。这就是为什么完整性也被用来定义现代电子设备和系统中高速电信号的质量。我们相信这些信号能完成它们被设计出来的工作。然而，降级信号或信号完整性较差的信号可能无法实现预期目的。这可能会导致我们设计的电子产品出现各种各样的问题，从间歇性中断到完全故障。
为了防止这些中断和故障，印刷电路板需要放置和放置根据特定的设计标准路由为高速信号的传输营造最佳环境。这涉及到PCB设计的各个方面，包括所使用的部件，原始电路板的制造，以及部件如何排列和连接在一起。为了成功地设计高速电子产品，设计师必须了解信号完整性的基本原理。
由于信号完整性差而产生的潜在问题
干扰对电子设备运行的影响是相当大的。多年来，空乘人员一直敦促我们关掉手机，或者我们对收音机发出的是静电而不是清晰的音频感到恼火。一些老式电脑甚至辐射了太多的EMI，最终被撤出市场。然而，大多数由信号完整性差引起的问题通常比这更微妙——可能会有偶尔的性能故障，数据可能会丢失，或者在极端情况下设备甚至可能无法运行。所有这些问题通常都可以追溯到信号完整性问题。
随着电子设备信号速度的提高，它们更容易受到各种猛烈的干扰。这些可以包括信号反射由于阻抗不匹配、地面弹跳和相声。如果电路板不是专门的旨在解决这些问题，信号退化可能会继续，直到它不再像设计的那样工作。此外，电路板的设计必须使其不会为自己的电路或附近的电子设备产生信号完整性问题。在我们研究如何针对这些问题进行设计之前，让我们先看看一些关键的信号完整性基础知识。
要注意的信号完整性基本原理
信号完整性的基本原理对这样的电路板的成功至关重要
电路板上的信号可能由于许多不同的影响而质量下降，这些影响可以分为不同的组。以下是您应该注意的信号完整性较差的四个主要领域。
电磁干扰(EMI)
如果不注意高频信号在电路板上的布线方式，它们会产生电磁干扰。不仅迹线的长度和配置会成为问题，而且迹线和通孔存根也可以充当天线。电磁干扰的另一个来源是信号返回路径，最佳情况下，它应该在一个相邻参考平面。如果返回路径以任何方式被阻塞，信号在寻找返回源的路径时会辐射出更多的噪声。
无意电磁耦合(串扰)
高速迹线靠得太近，可能会在不经意间使一个信号压倒另一个信号。这种串扰会导致受害者信号模仿攻击者信号的特征，而不执行它打算执行的任务。这不仅是一个并排的问题，而且是一个在相邻层的电路板上并行路由的问题。这种类型的串扰被称为横向耦合，这就是为什么大多数电路板在相邻层上设计交替的水平和垂直路由方向。
同时开关噪声(地弹)
随着电路板上的元件数量在高和低状态之间切换，当电压电平切换到低电平时，它可能不会一直返回到地电位。如果低状态的电压水平反弹得太高，信号的低状态可能会被错误地解释为高状态。当大量这种情况同时发生时，可能会导致错误或双重开关并破坏电路的运行。
阻抗失配
敏感的高速传输线均匀性的改变会引起信号反射，从而扭曲信号的完整性。在没有适当注意其阻抗值的情况下，在不同的电路板区域，这些值将根据不同的条件而发生变化。要正确地路由阻抗控制的敏感迹线，需要特定的层配置、迹线宽度和间隙。
定义了信号完整性中的主要问题后，现在让我们看看一些PCB设计技术，这些技术将抵消其中一些问题。
PCB层配置和组件放置
印刷电路板中的信号完整性问题往往是由于信号返回路径不正确造成的。不仅返回路径需要没有障碍物，而且它需要在相邻的参考平面层上，以获得最佳的信号完整性。这种配置需要排列单板层堆叠在微带或带线配置中具有用于敏感高速路由的专用层和相邻参考平面。微带结构由表面走线组成，下面有一个平面，而带线走线在内部布线，夹在两个参考平面之间。
微带和带线层的配置影响信号的完整性
虽然所有信号都将受益于拥有一个相邻的参考平面以获得清晰的返回路径，但对于必须以控制阻抗路由的敏感信号来说，这一点变得更加重要。计算介电宽度和常数以及迹线厚度将确定受控阻抗布线的迹线宽度。由于改变电路板层堆叠或用于PCB制造的材料将改变这些计算，设计人员必须在布局开始之前确定电路板布局配置。这些计算也将根据阻抗控制迹线是否使用多个微带或带状线配置之一进行路由而变化，如上图所示。
完成单板层堆叠配置后，下一步是将各组件放在单板上。许多高速电路由多个网络组成，这些网络从一个组件上的源或驱动引脚开始，继续通过其他部分，然后在最终组件的负载引脚处终止。这些电路称为信号路径。为了保持信号的完整性，它们的部件必须按照原理图中详细描述的顺序排列，以实现引脚之间的最短点对点连接。其他组件，如处理器和内存芯片，需要足够远的间隔，以允许它们的所有路由拓扑，但又要足够近，以实现短连接。这里有一些其他的关键点组件的位置要记住:
- 在放置高速电路时，遵循原理图的逻辑流程。
- 将旁路电容器放置在处理器和存储设备的每个电源引脚附近。
- 为逃生路由和总线路由留出空间。
- 坚持你的汇编程序为可制造性而设计(DFM)规则。
- 确保热运行部件散热。
有了板上的部件，下一步就是布线了。
电路板跟踪路由和参考平面
电路板上的差动对布线
此时，您就可以开始跟踪路由了，但是请记住，为了获得良好的信号完整性，跟踪路由与组件的位置紧密相关。例如，转逸路由必须仔细设计，以确保所有信号都连接起来，并且相关组件(如旁路帽)尽可能靠近它们的引脚。许多设计依赖于大引脚bga的通孔衬垫，以保持短连接并为路由开辟更多空间。
将零件放置在最佳位置，您将处于成功布线高速电路的最佳位置。然而，首先，你要记住一些指导原则:
- 保持信号路径轨迹简短而直接。
- 敏感信号应尽可能地路由在内部层和参考平面旁边或参考平面之间。
- 时钟线和其他敏感的高速信号应尽可能地与其他痕迹分开。这里的一个好的经验法则是间距应该是所使用的轨迹宽度的三倍。
- 保持微分对紧密地排列在一起，不要在像过孔这样的障碍物周围分裂成对。
- 当路由一组必须匹配长度的网络时，首先从最长的连接开始，然后为其他连接添加调优轮，以匹配第一个连接。
- 不要将敏感信号穿过电路中有噪声的区域，例如电路板的模拟或电源部分。
- 如果需要，为特定的路由拓扑(如菊花链)提供足够的空间。
- 尽量减少通孔的使用，以避免其长度和电感，这可能会引入更多的信号完整性问题。
除了路由，你还需要设计电路板的电力输送网络(PDN)。开发一个清洁生产是电力完整性的必要条件，也是良好信号完整性的一部分。同样重要的是，不要让高速传输线穿过参考平面上的阻塞区域。这可能会增加电路板产生的电磁干扰量，因为信号在周围徘徊，试图找到一条返回信号源的清晰路径。堵塞可以包括分裂平面，板切口，或密集的过孔区域，如下图所示。
过孔的密集区域可以在参考平面上对信号返回路径造成阻塞
设计电路板以保持良好的信号完整性是一项艰巨的工作。幸运的是，您的CAD工具中有一些出色的功能可以提供帮助。
布局工具，可以帮助设计师保持信号的完整性
今天的PCB设计系统包含许多有用的工具和功能，可以帮助您在设计中保持良好的信号完整性。例如，Allegro PCB编辑器来自Cadence的约束系统允许您为组件、网络、高速网络甚至阻抗和传播延迟等电气属性设置规则。此外,Sigrity极光工具提供设计中的分析功能，可将信号完整性、功率和电磁模拟直接无缝集成到布局环境中。Cadence还提供了一套用于电路仿真、自动路由和信号分析的工具。
有关高速设计和信号完整性基本原理的更多信息，请参阅本文电子书。
如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧。